차세대 AI 반도체를 위한 확장성·효율성 SoC 아키텍처

• NPU, PIM, 범용 프로세서를 통합한 차세대 AI SoC 아키텍처 설계
• UCIe, CXL 인터커넥트와 이종 집적 구조로 데이터 이동 효율 향상
• FPGA 기반 RTL 설계 및 주요 IP 검증으로 실환경 적용성 확보

AI 워크로드 맞춤형 고성능·저전력 SoC 설계

• LLM, 딥러닝 요구분석 기반 최적화 전략 및 Near-Data Processing 적용
• 성능 전력 분석을 위한 시뮬레이터 개발 및 성능-전력 Trade-off 분석
• Chiplet, Hybrid Bonding 기반 이종 집적 구조로 연산 병목 해소
• 엣지, 데이터센터 AI 환경에서의 실증적 성능 검증 및 확장성 평가

• 이종 집적을 통한 칩렛 시스템을 위한 고대역폭 Die-to-die (D2D) link 기술
• UCIe (Universal Chiplet Interconnect Express)향 고밀도, 고대역폭, 저전력, 저지연 인터페이스 기술
• 차세대 고대역폭 인터페이스를 위한 다중레벨 및 소음/간섭 저감 시그널링 기술

• Compute Express Link (CXL) 기반 시스템 메모리 확장 및 AI 연산 오프로딩
• Cache Coherence 특성을 활용한 이기종 컴퓨팅 및 PIM 아키텍처 설계
• CPU ↔ NPU ↔ PIM/CIM 데이터 전송 오버헤드 감축 기술

• AI 워크로드 특성 반영
• 공유 자원 모니터링
• 자원 활용 효율성 분석
• 동적 자원 할당/해제
• 데이터 이동 최적화
• 시스템 성능 51% 향상